PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-198012

(43) Date of publication of application: 31.07.1997

(51)Int.Cl.

3/36 G09G G02F 1/133 GO2F 1/133

(21)Application number: 08-009707

(71)Applicant:

HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

24.01.1996

(72)Inventor:

GOTO MITSURU


YU HIRONOBU **ONOTE YUKIHIDE**

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To make the number of switches and the number of gradation voltage lines smaller than the number of display gradations by generating the gradation voltages having N levels from gradation voltages in which the gradation voltages having M levels are adjacent and outputting one level among them to respective video signal line while selecting it.

SOLUTION: The gradation voltages having 65 levels are generated by voltage-dividing gradation reference voltages (V0-V8) having 9 values inputted from an internal power source circuit by resistor group for voltage-division having 8 resistors between respective gradation reference voltages and constituted of 64 series resistors (Rs) and gradation voltages having M levels (in this case, M is 17) among them are outputted to the gradation voltage selection circuit of the output circuit in a drain driver via voltage busses. That is, gradation voltages being the same number as the number of gradations are not outputted to the output circuit in the drain driver via voltage busses but the gradation voltages having M levels are generated and outputted to the gradation voltage selection circuit of the output circuit via the voltage busses.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-198012

(43)公開日 平成9年(1997)7月31日

(51) Int.Cl. ⁶		識別記号 庁内整理番号	FΙ			技術表示箇所
G09G	3/36		G 0 9 G	3/36		
G02F	1/133	5 5 0	G 0 2 F	1/133	550	
		5 7 5			575	

		審査請求	未請求 請求項の数4 OL (全 14 頁)
(21)出願番号	特願平8-9707	(71)出顧人	000005108 株式会社日立製作所
(22)出顧日	平成8年(1996)1月24日		東京都千代田区神田駿河台四丁目6番地
		(71)出願人	000233088
			日立デバイスエンジニアリング株式会社
			千葉県茂原市早野3681番地
		(72)発明者	後藤 充
			千葉県茂原市早野3300番地 株式会社日立
			製作所電子デパイス事業部内
		(72)発明者	勇 広宜
			千葉県茂原市早野3300番地 株式会社日立
			製作所電子デパイス事業部内
		(74)代理人	弁理士 秋田 収喜
			最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57)【要約】

【課題】 ドレインドライバのサイズを大型化すること なく、多階調表示が可能で、狭額縁化に対応可能な液晶 表示装置を提供する。

【解決手段】 複数の映像信号線と複数の走査信号線と の交差領域内にマトリクス状に配置される複数の画素を 備える液晶パネルと、階調基準電圧を出力する電源回路 と、各映像信号線に階調電圧を出力する映像信号線駆動 回路とを具備する液晶表示装置において、映像信号線駆 動回路が、電源回路から出力されるk個の階調基準電圧 を分圧してM階調の階調電圧を生成する階調電圧生成手 段と、各映像信号線毎に設けられ、表示用データに基づ いて階調電圧生成手段で生成されたM階調の階調電圧の 隣接する階調電圧からN階調の階調電圧を生成するとと もに、その中の1つを選択して各映像信号線に出力する 出力手段とを有する。

図 5



【特許請求の範囲】

【請求項1】 複数の映像信号線と、前記複数の映像信 号線に直行する複数の走査信号線と、前記複数の映像信 号線と前記複数の走査信号線との交差領域内にマトリク ス状に配置される複数の画素とを備え、前記各映像信号 線により前記列方向の画素に階調電圧を印加し、前記各 走査信号線により前記行方向の画素に走査信号電圧を印 加する液晶パネルと、k個の階調基準電圧を出力する電 源回路と、前記各映像信号線に階調電圧を出力する映像 信号線駆動回路と、前記各走査信号線に走査信号電圧を 10 出力する走査信号線駆動回路とを具備する液晶表示装置 において、前記映像信号線駆動回路が、前記電源回路か ら出力されるk個の階調基準電圧を分圧してM階調の階 調電圧を生成する階調電圧生成手段と、前記各映像信号 線毎に設けられ、表示用データに基づいて前記階調電圧 生成手段で生成されたM階調の階調電圧の隣接する階調 電圧からN階調の階調電圧を生成するとともに、その中 の1つを選択して前記各映像信号線に出力する出力手段 とを有することを特徴とする液晶表示装置。

【請求項2】 前記出力手段が、前記階調電圧生成手段 20 で生成されたM階調の階調電圧の隣接する階調電圧を選 択する第1のスイッチング手段と、前記第1のスイッチ ング手段により選択された隣接する階調電圧をN等分に 分圧して(N-1) 階調の中間階調電圧を生成する中間 階調電圧生成手段と、前記階調電圧生成手段で生成され たM階調の階調電圧、あるいは、前記中間階調電圧生成 手段により生成された (N-1) 階調の中間階調電圧の 中の1つを選択して前記映像信号線に出力する第2のス イッチング手段と、表示用データに基づいて前記第1の スイッチング手段および前記第2のスイッチング手段を 制御する制御回路とを有することを特徴とする請求項1 に記載された液晶表示装置。

【請求項3】 前記中間階調電圧生成手段が、抵抗が直 列に接続された分圧回路であることを特徴とする請求項 2に記載された液晶表示装置。

【請求項4】 前記中間階調電圧生成手段が、コンデン サが直列に接続された分圧回路であることを特徴とする 請求項2に記載された液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パーソナルコンピ ュータ、ワークステーション等に用いる液晶表示装置に 係り、特に、多階調表示が可能な液晶表示装置の階調電 圧生成回路に適用して有効な技術に関する。

[0002]

【従来の技術】従来の液晶表示装置としては、ストライ プ状のXY電極の交点の画素を駆動する単純マトリクス 型液晶表示装置と、画素毎に能動素子(例えば、薄膜ト ランジスタ (Thin Film Transiste r:TFT)を有しこの能動素子をスイッチング駆動す 50 時はゲート電圧波形(1)が Gate Onレベルと

るアクティブマトリクス型液晶表示装置に大別される。 【0003】図8は、多色表示、例えば、64階調の多

2

色表示が可能な従来のTFT方式のアクティブマトリク ス型液晶表示装置の概略構成を示すブロック図である。

【0004】図8に示す液晶表示パネル(TFT-LC D) は、800×3×600画素 (Pix) から構成さ れる。

【0005】図9は、図8に示す液晶表示パネル(TF T-LCD) の1画素 (Pix) の等価回路を示す図で ある。

【0006】図9において、ITOは画素電極、COM は対向電極(コモン電極)、CLCは液晶層、Dnはドレ イン線(あるいは映像信号線)、Gnはゲート線(ある いは走査信号線)、TFTは薄膜トランジスタ、Cad dは保持容量、Cnは容量線である。

【0007】図9に示すように、液晶層は等価回路で示 すと静電容量 (CLC) で表せるので、画素 (Pix) は、画素電極(ITO)、対向電極(コモン電極) (C OM)、液晶層 (CLC)、付加容量 (Cadd)で構成 される。

【0008】図16に示すように、液晶層は、画素電極 (ITO)と対向電極(COM)との間に印加される電 圧により、光の透過率が変化するので、対向電極(CO M) に印加する電圧を基準として、画素電極(ITO) に複数の表示階調毎に決定される階調電圧を印加するこ とにより多階調表示が可能となる。

【0009】薄膜トランジスタ (TFT) は、画素電極 (ITO) に接続されるソース (S) 、ドレイン信号線 (Dn) に接続されるドレイン (D) 、および、ゲート 信号線(Gn)に接続されるゲート(G)を有し、ゲー ト(G)に加える電圧によりドレイン信号線(Dn)と 画素電極(ITO)との間の電気的導通、非導通を制御 する。

【0010】ドレイン信号線(Dn)には階調電圧が印 加され、また、ゲート線(Gn)には走査電圧が印加さ れ、階調電圧を印加する画素電極(ITO)を選択す

【0011】保持容量(Cadd)は、画素電極(IT O) に印加された階調電圧を、次の階調電圧が画素電極 (ITO) に印加される迄の間、保持する。

【0012】なお、容量線 (Cn) は、前段のゲート信 号線(Gn-1)を兼用することも可能である。

【0013】図10は、図9に示す画素(Pix)に印 加される電圧を示すタイミングチャートである。

【0014】図10において、(1)はゲート線(G n) の電圧波形、(2) は対向電極 (COM) 及び容量 線 (Cn) の電圧波形、(3) はドレイン線 (Dn) の 電圧波形を示す。

【0015】画素電極(ITO)に階調電圧を印加する

なりTFTのソース (S)、ドレイン (D) 間が導通する。

【0016】ドレイン線(Dn)の電圧波形(3)と対向電極(COM)の電圧波形(2)とは位相が反転した形になっており、ドレイン線(Dn)の電圧波形(3)と対向電極(COM)の電圧波形(2)との差の電圧が液晶層(CLC)に印加される。

【0017】液晶層 (CLC) に印加される電圧は、正極性で印加されるタイミングと負極性で印加されるタイミングが交互に現れるように、ゲート電圧波形 (1)、対 10向電極電圧波形 (2)、ドレイン電圧波形 (3)を設定しているので、液晶層 (CLC)には直流成分が印加されず、TFT方式の液晶表示パネル (TFT-LCD)の寿命の低下、画像の焼き付きおよび残像の問題がなくなる。

【0018】TFT方式の液晶表示パネル(TFT-LCD)を用いた液晶表示装置の特徴は、薄膜トランジスタ(TFT)というスイッチング素子を介して画素電極(ITO)に階調電圧を印加するため、各画素(Pix)間のクロストークがなく、単純マトリックス形液晶表示装置のようにクロストークを防止するための特殊な駆動方法を用いる必要がなく、多階調表示が可能なことにある。

【0019】また、図8に示すように、液晶表示パネル(TFT-LCD)の一方の側にドレインドライバ11が配置され、このドレインドライバ11を薄膜トランジスタ(TFT)のドレイン線(Dn)に接続し、薄膜トランジスタ(TFT)に液晶を駆動するための階調電圧を供給する。

【0020】また、液晶表示パネル(TFT-LCD)の側面にはゲートドライバ12が配置され、このゲートドライバ12を薄膜トランジスタ(TFT)のゲート線(Gn)に接続し、1水平動作時間(1H)、薄膜トランジスタ(TFT)のゲート(G)にGate On電圧を供給する。

【0021】表示制御装置10は、インターフェースコネクタを介して、本体コンピュータからの表示用データと表示制御信号を受け取り、これを基にドレインドライバ11、ゲートドライバ12を駆動する。

【0022】ここで、本体コンピュータからの表示用デ 40 ータは、各色毎6ビットの18ビットで構成されている。

【0023】図11は、図8に示すドレインドライバ1 1の概略構成を示すブロック図である。

【0024】図11に示すように、ドレインドライバ11は、1個の階調電圧生成回路21を有し、前記階調電圧生成回路21は、内部電源回路13から入力される9値の階調基準電圧(V0~V8)に基づいて64階調分の階調電圧を生成し、電圧バス28を介して出力回路27に出力する。

【0025】また、ドレインドライバ11は、制御回路22内のシフトレジスタ23により表示データラッチ用クロック信号(CLK2)に同期して、各色毎6ビットの表示用データを入力レジスタ24内に出力本数分だけ取り込み、出力タイミング制御用クロック信号(CLK1)に応じて、入力レジスタ24内の表示用データをス

【0026】このストレージレジスタ25に取り込まれた表示用データは、レベルシフタ26を介して出力回路27に入力される。

トレージレジスタ25に取り込む。

【0027】また、ドレインドライバ11の極性端子はドレイン線(Dn)に出力する電圧の極性を制御するために設けられ、キャリー入力、キャリー出力端子は液晶表示装置内の複数のドレインドライバ11間の連携を取るために設けられている。

【0028】図12は、図11に示す出力回路27の概略構成を示すブロック図である。

【0029】図12に示すように、出力回路27は、各ドレイン信号線(Dn)毎に設けられる階調電圧選択回路31とバッファアンプ32とで構成され、階調電圧選択回路31は、電圧バス28を介して前記階調電圧生成回路21から出力される64階調分の階調電圧の中から、ストレージレジスタ25から出力される表示用データに対応する階調電圧を選択し、バッフアアンプ32を介して各ドレイン線(Dn)に出力する。

【0030】図13は、図12に示す1ドレイン信号線(Dn)毎に設けられる階調電圧選択回路31の一例を示す図である。

【0031】図13に示す階調電圧選択回路31は、電圧バス28の各階調電圧ラインに接続される複数のスイッチ回路(S00~S63)と、ストレージレジスタ25から出力される表示用データをデコードして対応するスイッチ回路をオンとする制御回路33とから構成される

【0032】この場合に、複数のスイッチ回路(S00~S63)は、64階調数と同じ数の64個必要であり、また、電圧バス28も、階調数と同じ数の64個の階調電圧ラインが必要である。

【0033】図14は、図11に示す内部電源回路13 内の階調基準電圧生成回路14の一例を示す図である。

【0034】図14に示す階調基準電圧生成回路14は、抵抗分圧回路で各階調基準電圧(V0~V8)を生成する例であり、各階調基準電圧(V0~V8)は複数の抵抗(RR0~RR9)の抵抗比により設定され、各抵抗(RR0~RR9)により分圧された電圧は、各バッファ回路(OP1~OP9)により充分な電力に増幅されてドレインドライバ11に出力される。

【0035】図15(a)は、図11に示すドレインドライバ11の階調電圧生成回路21の一例を示す図であり、また、図15(b)は同図(a)を簡略化したもの

必要がある。

5

である。

【0036】図15に示すドレインドライバ11の階調電圧生成回路21は、内部電源回路13から入力された9値の階調基準電圧(V0~V8)の各階調基準電圧間を、抵抗R11ないし抵抗R88により分圧して64階調分の階調電圧(V00~V63)を生成する。

【0037】即ち、階調基準電圧(V0)と階調基準電 圧(V1)との間に、抵抗R11ないし抵抗R17を接 続しその接続点から階調電圧(V01)ないし階調電圧 (VO6)を出力し、また、階調基準電圧(V1)から 10 階調基準電圧(V9)までの間には、抵抗R21ないし 抵抗R88を8個ずつ順番に接続しその接続点から階調 電圧(V08)ないし階調電圧(V14)、階調電圧 (V16) ないし階調電圧(V22)、階調電圧(V2 4) ないし階調電圧 (V30)、階調電圧 (V32) な いし階調電圧(V38)、階調電圧(V40)ないし階 調電圧(V46)、階調電圧(V48)ないし階調電圧 (V54)、階調電圧(V56)ないし階調電圧(V6 2) を出力し、9個の階調基準電圧(V1~V8)と、 55個の階調電圧 (V01~V06, V08~V14, V 1 6~V 2 2, V 2 4~V 3 0, V 3 2~V 3 8, V $40 \sim V 46$, $V 48 \sim V 54$, $V 56 \sim V 62$) \geq で、64階調分の階調電圧(V00~V63)を生成す るものである。

【0038】また、図16に示すように、一般に液晶層に印加する電圧と透過率との関係は、リニアではなく、透過率の高いところ及び低いところでは、液晶層に印加する電圧に対する透過率の変化は少なく、その中間となるところで透過率の変化が大きい。

【0039】このため、64階調の多色表示が可能な液晶表示装置において、64階調をリニアに表示するためには、ドレインドライバ11の階調電圧生成回路21に与える階調基準電圧値は、図15(b)に示すように、等間隔ではなく中間調付近($V2\sim V6$)で差が小さく、それ以外($V0\sim V2$, $V6\sim V8$)で大きくしなければならない。

[0040]

【発明が解決しようとする課題】近年、TFT方式のアクティブマトリクス型液晶表示装置においては、64階調表示から256階調表示へと、より多階調化が要望されており、また、より液晶表示パネル(TFT-LCD)の狭額縁化が要望されている。

【0041】しかしながら、図13から理解されるように、従来のドレインドライバ11を用いたTFT方式のアクティブマトリクス型液晶表示装置においては、多階調の階調電圧から表示用データにより決定される1つの階調電圧を選択するためには、階調数と同じ数のスイッチ回路(S01~S63)が必要であり、また、階調数と同じ数の階調電圧ラインを有する電圧バス28が必要である。

【0042】したがって、従来のドレインドライバ11を用いたTFT方式のアクティブマトリクス型液晶表示装置において、例えば、256階調表示のように、より多階調化を進める場合には、階調電圧選択回路31内のスイッチ回路も、それ合わせて増加する必要があり、また、同じく、電圧バス28の階調電圧ラインも増加する

【0043】しかしながら、階調電圧選択回路31内のスイッチ回路を増加させること、および、電圧バス28の階調電圧ラインを増加させることは、ドレインドライバ11のサイズの大型化につながり、ドレインドライバ1のサイズが増大するという問題があった。

【0044】さらに、このドレインドライバ11のサイズの大型化は、液晶表示パネル(TFT-LCD)の狭額縁化を阻害する要因となっていた。

【0045】このため、従来のドレインドライバ11を 用いたTFT方式のアクティブマトリクス型液晶表示装 置においては、例えば、256階調表示のように、より 多階調化を進める場合に、ドレインドライバのサイズが 20 大型化し、液晶表示パネル(TFT-LCD)の狭額縁 化を図ることができないという問題点があった。

【0046】本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、ドレインドライバのサイズを大型化することなく、多階調表示が可能となる技術を提供することにある。

【0047】本発明の他の目的は、液晶表示装置において、ドレインドライバのサイズを大型化することなく、 多階調表示が可能で、狭額縁化に対応可能となる技術を 提供することにある。

【0048】本発明の前記目的並びにその他の目的及び 新規な特徴は、本明細書の記載及び添付図面によって明 らかにする。

[0049]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記の通りである。

【0050】(1)複数の映像信号線と、前記複数の映像信号線に直行する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差領域内にマトリクス状に配置される複数の画素とを備え、前記各映像信号線により前記行方向の画素に階調電圧を印加し、前記各走査信号線により前記行方向の画素に走査信号電圧を印加する液晶パネルと、k個の階調基準電圧を出力する電源回路と、前記各映像信号線に費工を出力する映像信号線駆動回路と、前記各走査信号線に走査信号電圧を出力する走査信号線駆動回路とを具備する液晶表示装置において、前記映像信号線駆動回路が、前記電源回路から出力されるk個の階調基準電圧を分圧してM階調の階調電圧を生成する階調電圧生成手段と、前記各映像

50

信号線毎に設けられ、表示用データに基づいて前記階調電圧生成手段で生成されたM階調の階調電圧の隣接する階調電圧からN階調の階調電圧を生成するとともに、その中の1つを選択して前記各映像信号線に出力する出力手段とを有することを特徴とする。

7

【0051】(2)前記(1)の手段において、前記出力手段が、前記階調電圧生成手段で生成されたM階調の階調電圧の隣接する階調電圧を選択する第1のスイッチング手段と、前記第1のスイッチング手段により選択された隣接する階調電圧をN等分に分圧して(N-1)階 10調の中間階調電圧を生成する中間階調電圧生成手段と、前記階調電圧生成手段で生成されたM階調の階調電圧、あるいは、前記中間階調電圧生成手段により生成された(N-1)階調の中間階調電圧の中の1つを選択して前記映像信号線に出力する第2のスイッチング手段と、表示用データに基づいて前記第1のスイッチング手段および前記第2のスイッチング手段を制御する制御回路とを有することを特徴とする。

【0052】(3)前記(2)の手段において、前記中間階調電圧生成手段が、抵抗が直列に接続された分圧回 20路であることを特徴とする。

【0053】(4)前記(2)の手段において、前記中間階調電圧生成手段が、コンデンサが直列に接続された 分圧回路であることを特徴とする。

【0054】前記各手段によれば、映像信号線駆動回路が階調電圧生成手段と、各映像信号線毎に設けられる出力手段とを備え、階調電圧生成手段で、電源回路から出力されるk個の階調基準電圧を分圧してM(M<n)階調の階調電圧を生成する。

【0055】また、例えば、階調電圧生成手段で生成さ れたM階調の階調電圧の隣接する階調電圧を選択する第 1のスイッチング手段と、当該選択された隣接する階調 電圧をN(N=n/(M-1))等分に分圧して(N-1) 階調の中間階調電圧を生成する中間階調電圧生成手 段と、階調電圧生成手段で生成されたM階調の階調電 圧、あるいは、中間階調電圧生成手段により生成された (N-1) 階調の中間階調電圧の中の1つを選択して、 各映像信号線に出力する第2のスイッチング手段と、各 スイッチング手段を制御する制御回路とを有する出力手 段で、表示用データに基づいて階調電圧生成手段で生成 40 されたM階調の階調電圧の隣接する階調電圧からN階調 の階調電圧を生成するとともに、その中の1つを選択し て各映像信号線に出力するようにしたので、各映像信号 線毎に設けられるスイッチの数、および、電圧バスの階 調電圧ライン数を、表示階調数より大幅に少なくするこ とが可能となる。

【0056】これにより、階調電圧選択回路のサイズを 小型化することが可能となり、それに伴い、映像信号線 駆動回路のサイズも小型化することが可能となる。

[0057]

8

【発明の実施の形態】以下、本発明をTFT方式のアクティブマトリクス型液晶表示装置に適用した実施形態について図面を参照して詳細に説明する。

【0058】なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0059】本発明のTFT方式のアクティブマトリクス型液晶表示装置は、ドレインドラ1バ11内の多階調電圧生成回路および階調電圧生成回路の構成が、前記図8に示すTFT方式のアクティブマトリクス型液晶表示装置と相違するが、それ以外の構成は、前記図8に示すTFT方式のアクティブマトリクス型液晶表示装置と同じであるので、その詳細な説明は省略する。

【0060】 〔実施形態1〕図1は、本発明の一発明の 実施の形態(発明の実施の形態1)であるTFT方式の アクティブマトリクス型液晶表示装置のドレインドライ バ11の64階調の階調電圧を生成する階調電圧生成回 路1を示す図である。

【0061】図1に示すように、本発明の実施の形態における階調電圧生成回路1は、前記図12に示す階調電圧生成回路と同じく、内部電源回路13から入力された9値の階調基準電圧(V0~V8)を、各階調基準電圧間に8個の抵抗(R)を有する64個の直列抵抗(R)で構成された分圧用抵抗群6により分圧して65階調の階調電圧を生成し、その内のM階調(本発明の実施の形態1では17)の階調電圧を電圧バス28を介してドレインドレイバ11内の出力回路27の階調電圧選択回路31に出力する。

【0062】即ち、本発明の実施の形態1では、従来のように階調数と同じ数の階調電圧を電圧バス28を介してドレインドレイバ11内の出力回路27の階調電圧選択回路31に出力するのではなく、M階調の階調電圧を生成し電圧バス28を介してドレインドレイバ11内の出力回路27の階調電圧選択回路31に出力する。

【0063】したがって、本発明の実施の形態1では、電圧バス28の階調電圧ライン数を大幅に低減することが可能であり、例えば、従来のドレインドライバ11の電圧バス28では64の階調電圧ライン数が必要であったのに対して、本発明の実施の形態1の電圧バス28では17の階調電圧ライン数でよく、本発明の実施の形態1では電圧バス28の階調電圧ライン数を64から17に低減することが可能となる。

【0064】なお、本発明の実施の形態1における階調電圧生成回路1では、従来の階調電圧生成回路21をそのまま使用するために、分圧用抵抗群6を各階調基準電圧間に8個の抵抗(R)、即ち、各階調電圧間に4個の抵抗(R)を有する64個の直列抵抗(R)で構成しているが、分圧用抵抗群6を各階調電圧間に1個の直列抵抗(R)を有する16個の直列抵抗(R)で構成しても

50 よい。

40

【0065】図2は、本発明の一発明の実施の形態(発 明の実施の形態1)であるTFT方式のアクティブマト リクス型液晶表示装置のドレインドライバ11の階調電 圧選択回路31を示す図である。

【0066】図2に示すように、本発明の実施の形態1 におけるドレインドライバ11の階調電圧選択回路31 は、第1のスイッチング手段2と、第2のスイッチング 手段3と、4個の抵抗(R1)が直列に接続された分圧 回路により構成される中間階調電圧生成手段4と、第1 のスイッチング手段2および第2のスイッチング手段3 内の対応するスイッチ回路(SOO~S64、Sa~S e) をオンとする制御回路33とから構成される。

【0067】第1のスイッチング手段2は、図1に示す 階調電圧生成回路1から電圧バス4を介して出力される 17階調の階調電圧の中の隣接する階調電圧(例えば、 階調電圧(V00)と階調電圧(V04)、階調電圧 (V04)と階調電圧(V08)等)を選択する。

【0068】また、中間階調電圧生成手段4は、前記ス イッチング手段2で選択された隣接する階調電圧間を4 等分に分圧して3階調の中間階調電圧を生成する。

【0069】また、第2のスイッチング手段3は、前記 第1のスイッチング手段2により選択された階調電圧、 あるいは、前記中間階調電圧生成手段4により生成され た3階調の中間階調電圧を選択して、各ドレイン信号線 (Dn) に出力する。

【0070】さらに、制御回路33は、ストレージレジ スタ25から出力される表示用データをデコードして第 1のスイッチング手段2および第2のスイッチング手段 3内の対応するスイッチ回路(S00~S64、Sa~ Se)をオンとする。

【0071】図3は、本発明の実施の形態1において、 64階調の階調電圧を得るためにオンとすべき、第1の スイッチング手段2および第2のスイッチング手段3内 の対応するスイッチ回路(S00~S64、Sa~S e) を示す図である。

【0072】このように、本発明の実施の形態1では、 階調電圧生成回路1から電圧バス4を介して出力される 17階調の階調電圧と、中間階調電圧生成手段4により 生成される48階調の中間階調電圧とで、64階調の階 調表示を行う。

【0073】この場合に、階調電圧生成回路1から電圧 :バス4を介して出力される17階調の階調電圧の1つ (例えば、V8) は使用しない。

【0074】したがって、本発明の実施の形態1におけ るドレインドライバ11の階調電圧選択回路31では、 階調電圧選択回路31内のスイッチ((S00~S6 4、Sa~Se)数を大幅に低減することができ、例え ば、従来のドレインドライバ11の階調電圧選択回路3 1では、64個のスイッチが必要であったのに対して、 本発明の実施の形態1の階調電圧選択回路31では22 50 の間には寄生容量(Cgs)があり、図10に示す駆動

個のスイッチでよく、本発明の実施の形態1では階調電 圧選択回路31内のスイッチ数を64から22に低減す ることが可能となる。

10

【0075】なお、本発明の実施の形態1では、各ドレ イン信号線(Dn)にリーク電流が流れると、中間階調 電圧生成手段4、あるいは、階調電圧生成回路1に不必 要な電流が流れ、中間階調電圧生成手段4により生成さ れる中間階調電圧、あるいは、階調電圧生成回路1から 電圧バス4を介して出力される17階調の階調電圧のレ ベルが変動するので、バッファアンプ32の入力インピ ーダンスを大きくする必要がある。

【0076】図4は、図1に示す階調電圧生成回路回路 1に具体的な抵抗値を当てはめて本発明を実施した実施 例を示す図である。

【0077】なお、図4においては、分圧用抵抗群6を 各階調電圧間に2個の直列抵抗(例えば、R1、R2) を有する32個の直列抵抗で構成した実施例である。

【0078】前記図16に示すように、一般に液晶層に 印加する電圧と透過率との関係は、リニアではなく、透 過率の高いところ及び低いところでは、液晶層に印加す る電圧に対する透過率の変化は少なく、その中間となる ところで透過率の変化が大きいので、64階調をリニア に表示するために、ドレインドライバ11の階調電圧生 成回路21に入力される階調基準電圧値は、図15

(b) に示すように、等間隔ではなく中間調付近 (V2 ~ V6) で差が小さく、それ以外(V0~ V2, V6~ V8)で大きくなっている。

【0079】そのため、図4に示す実施例では、図3に 示す分圧用抵抗群6の各抵抗(R1~R32)に流れる 電流が略等しくなるように、中間調付近の階調電圧(V 16~V48)の各階調電圧間の抵抗値を小さくし、そ れ以外の階調電圧 (V00~V16、V48~V64) の各階調電圧間の抵抗値を大きくしている。

【0080】即ち、中間調付近の階調電圧(V16~V 48)の各階調電圧間の抵抗値を80オーム(40+4 0) 、階調電圧 (V08~V16、V48~V56) の 各階調電圧間の抵抗値を96オーム(48+48)、階 調電圧(V04~V08、V56~V60)の各階調電 圧間の抵抗値を160オーム(80+80)、階調電圧 (V00~V04、V60~V64) の各階調電圧間の 抵抗値を280オーム(140+140)としている。

【0081】また、中間階調電圧生成手段4は、階調電 圧生成回路1に並列に接続されるため、中間階調電圧生 成手段4に流れる電流により、各階調電圧の電圧レベル が変動しないように、中間階調電圧生成手段4を構成す る4個の直列抵抗(R)は、1メグオームと大きくして

【0082】なお、前記図9に示すように、実際の画素 (Pix) では、ゲート(G) と画素電極(ITO) と

方法でゲート(G)に印加される駆動電圧がGate OnからGate Offに変化すると、その変化に伴 うパルスが寄生容量 (Cgs) を介して画素電極 (IT O) に印加されるために、液晶層 (CLC) に印加される 電圧がシフトする。

【0083】したがって、内部電源回路13の階調基準 電圧(V0~V8)を設定する場合には予め液晶層(C LC) 加わる電圧シフト分を考慮する必要がある。

【0084】この場合に、液晶層に印加する電圧が負極 性の場合には、電圧シフト分を階調基準電圧に加え、液 10 晶層に印加する電圧が正極性の場合には、電圧シフト分 を階調基準電圧から引く必要があるため、図14に示す 内部電源回路13内の階調基準電圧生成回路14は負極 性と正極性との2種類必要となる。

【0085】同様に、ドレインドライバ11内の階調電 圧生成回路1も、負極性と正極性との2種類の分圧用抵 抗群6を有し、極性信号に応じて切り換えて使用する。

【0086】 [実施形態2] 図5は、本発明の他の発明 の実施の形態(発明の実施の形態2)であるTFT方式 のアクティブマトリクス型液晶表示装置のドレインドラ 20 イバ11の64階調の階調電圧生成回路1および階調電 圧選択回路31を示す図である。

【0087】本発明の実施の形態2の液晶表示装置は、 ドレインドライバ11の階調電圧選択回路31内の中間 階調電圧生成手段4が4個のコンデンサが直列に接続さ れた分圧回路により構成されている以外は、前記発明の 実施の形態1と同じである。

【0088】なお、図5では、64階調の階調電圧生成 回路1および階調電圧選択回路31を同じ図面で表し、 また、図2に示す制御回路33とバッファアンプ32は 30 省略している。

【0089】本発明の実施の形態2でも、電圧バス28 の階調電圧ライン数を64から17に低減することが可 能となり、また、階調電圧選択回路31内のスイッチ数 を64から14に低減することが可能となる。

【0090】なお、本発明の実施の形態3でも、各ドレ イン信号線(Dn)にリーク電流が流れると、中間階調 電圧生成手段4、あるいは、階調電圧生成回路1に不必 要な電流が流れ、中間階調電圧生成手段4により生成さ れる中間階調電圧、あるいは、階調電圧生成回路1から 40 電圧バス4を介して出力される33階調の階調電圧のレ ベルが変動するので、バッファアンプ32の入力インピ ーダンスを大きくする必要がある。

【0091】〔実施形態3〕図6は、本発明の他の発明 の実施の形態 (発明の実施の形態3) であるTFT方式 のアクティブマトリクス型液晶表示装置のドレインドラ イバ11の64階調の階調電圧生成回路1および階調電 圧選択回路31を示す図である。

【0092】本発明の実施の形態3の液晶表示装置は、 ドレインドライバ11の階調電圧生成回路1が、33

(M=33) 階調の階調電圧を生成し電圧バス28を介 してドレインドレイバ11内の階調電圧選択回路31に 出力し、ドレインドライバ11の階調電圧選択回路31 内の中間階調電圧生成手段4が2個の抵抗が直列に接続 された分圧回路により構成されている以外は、前記発明 の実施の形態1と同じである。

【0093】なお、図6では、64階調の階調電圧生成 回路1および階調電圧選択回路31を同じ図面で表し、 また、図2に示す制御回路33とバッファアンプ32は 省略している。

【0094】図6に示すように、本発明の実施の形態3 における階調電圧生成回路1は、内部電源回路13から 入力された9値の階調基準電圧(V0~V8)を、各階 調基準電圧間に8個の直列抵抗(R)を有する64個の 直列抵抗(R)で構成された分圧用抵抗群6により分圧 して65階調の階調電圧を生成し、その内のM階調(本 発明の実施の形態3では33)の階調電圧を電圧バス2 8を介してドレインドレイバ11内の出力回路27の階 調電圧選択回路31に出力する。

【0095】したがって、本発明の実施の形態3では、 電圧バス28の階調電圧ライン数を64から33に低減 することが可能となる。

【0096】本発明の実施の形態3における階調電圧選 択回路31においては、第1のスイッチング手段2で、 階調電圧生成回路1から電圧バス4を介して出力される 33階調の階調電圧の中の隣接する階調電圧 (例えば、 階調電圧(VOO)と階調電圧(VO2)、階調電圧 (V02) と階調電圧(V04)等)を選択する。

【0097】また、中間階調電圧生成手段4で、前記ス イッチング手段2で選択された隣接する階調電圧間を2 等分に分圧して、前記選択された隣接する階調電圧間の 中間階調電圧を生成し、さらに、第2のスイッチング手 段3で、前記第1のスイッチング手段2により選択され た階調電圧、あるいは、前記中間階調電圧生成手段4に より生成された中間階調電圧を選択して、各ドレイン信 号線(Dn)に出力する。

【0098】即ち、本発明の実施の形態3では、階調電 圧生成回路1から電圧バス4を介して出力される33階 調の階調電圧と、中間階調電圧生成手段4により生成さ れる32階調の中間階調電圧とで、64階調の階調表示 を行う。

【0099】この場合に、階調電圧生成回路1から電圧 バス4を介して出力される33階調の階調電圧の1つ (例えば、V8) は使用しない。

【0100】したがって、本発明の実施の形態3では、 ドレインドライバ11の階調電圧選択回路31内のスイ ッチ数を64から36に低減することが可能となる。

【0101】なお、本発明の実施の形態3でも、各ドレ イン信号線(Dn)にリーク電流が流れると、中間階調 50 電圧生成手段4、あるいは、階調電圧生成回路1に不必

要な電流が流れ、中間階調電圧生成手段4により生成される中間階調電圧、あるいは、階調電圧生成回路1から電圧バス4を介して出力される33階調の階調電圧のレベルが変動するので、バッファアンプ32の入力インピーダンスを大きくする必要がある。

【0102】 [実施形態4] 図7は、本発明の他の発明の実施の形態(発明の実施の形態4)であるTFT方式のアクティブマトリクス型液晶表示装置のドレインドライバ11の64階調の階調電圧生成回路1および階調電圧選択回路31を示す図である。

【0103】本発明の実施の形態4の液晶表示装置は、ドレインドライバ11の階調電圧選択回路31内の中間階調電圧生成手段4が2個のコンデンサが直列に接続された分圧回路により構成されている以外は、前記発明の実施の形態3と同じである。

【0104】なお、図7では、64階調の階調電圧生成回路1および階調電圧選択回路31を同じ図面で表し、また、図2に示す制御回路33とバッファアンプ32は省略している。

【0105】本発明の実施の形態4でも、電圧バス28の階調電圧ライン数を64から33に低減することが可能となり、また、階調電圧選択回路31内のスイッチ数を64から36に低減することが可能となる。

【0106】なお、本発明の実施の形態4でも、各ドレイン信号線(Dn)にリーク電流が流れると、中間階調電圧生成手段4、あるいは、階調電圧生成回路1に不必要な電流が流れ、中間階調電圧生成手段4により生成される中間階調電圧、あるいは、階調電圧生成回路1から電圧バス4を介して出力される33階調の階調電圧のレベルが変動するので、バッファアンプ32の入力インピ 30ーダンスを大きくする必要がある。

【0107】なお、前記各実施形態では、本発明を、TFT方式のアクティブマトリクス型液晶表示装置に適用した場合について説明したが、これに限定されず、本発明は、TFT方式のアクティブマトリクス型液晶表示・ジュール等のすべてのアクティブマトリクス型液晶表示装置に適用できることはいうまでもない。

【0108】また、本発明は、基板と水平な方向の電界が液晶に印加(横電界方式)されるTFT方式のアクティブマトリクス型液晶表示装置にも適用可能であることはいうまでもない。

【0109】以上、本発明を実施形態に基づき具体的に 説明したが、本発明は、前記実施形態に限定されるもの ではなく、その要旨を逸脱しない範囲で種々変更し得る ことは言うまでもない。

[0110]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0111】(1) 本発明によれば、液晶表示装置にお 50

いて、電源回路から出力されるk個の階調基準電圧を分圧してM階調の階調電圧を生成し、各映像信号線毎に、表示用データに基づいて階調電圧生成手段で生成されたM階調の階調電圧の隣接する階調電圧からN階調の階調電圧を生成するとともに、その中の1つを選択して各映像信号線に出力するようにしたので、各映像信号線毎に

14

像信号線に出力するようにしたので、各映像信号線毎に 設けられるスイッチの数、および、電圧バスの階調電圧 ライン数を、表示階調数より大幅に少なくすることが可 能となる。

【0112】(2)本発明によれば、液晶表示装置において、階調電圧選択回路のサイズを小型化することが可能となり、それに伴い、映像信号線駆動回路のサイズも小型化することが可能となり、これにより、液晶表示パネルを狭額縁化し、より多階調の階調表示が可能となる。

【図面の簡単な説明】

【図1】本発明の一発明の実施の形態(発明の実施の形態1)であるTFT方式のアクティブマトリクス型液晶表示装置のドレインドライバ11の64階調の階調電圧を生成する階調電圧生成回路1を示す図である。

【図2】本発明の一発明の実施の形態(発明の実施の形態1)であるTFT方式のアクティブマトリクス型液晶表示装置のドレインドライバ11の階調電圧選択回路31を示す図である。

【図3】本発明の実施の形態1において、64階調の階調電圧を得るためにオンとすべき、第1のスイッチング手段2および第2のスイッチング手段3内の対応するスイッチ回路(S00~S64、Sa~Se)を示す図である。

【図4】図1に示す階調電圧生成回路回路1に具体的な 抵抗値を当てはめて本発明を実施した実施例を示す図で ある。

【図5】本発明の他の発明の実施の形態(発明の実施の 形態2)であるTFT方式のアクティブマトリクス型液 晶表示装置のドレインドライバ11の64階調の階調電 圧生成回路1および階調電圧選択回路31を示す図である。

【図6】本発明の他の発明の実施の形態(発明の実施の 形態3)であるTFT方式のアクティブマトリクス型液 晶表示装置のドレインドライバ11の64階調の階調電 圧生成回路1および階調電圧選択回路31を示す図であ る。

【図7】本発明の他の発明の実施の形態(発明の実施の 形態4)であるTFT方式のアクティブマトリクス型液 晶表示装置のドレインドライバ11の64階調の階調電 圧生成回路1および階調電圧選択回路31を示す図であ る

【図8】多色表示が可能な従来のTFT方式のアクティブマトリクス型液晶表示装置の概略構成を示すブロック図である。

【図9】図8に示す液晶表示パネル (TFT-LCD) の1画素 (Pix) の等価回路を示す図である。 .

【図10】図9に示す画素 (Pix) に印加される電圧を示すタイミングチャートである。

【図11】図8に示すドレインドライバ11の概略構成を示すブロック図である。

【図12】図11に示す出力回路27の概略構成を示す ブロック図である。

【図13】図12に示す1ドレイン信号線(Dn)毎に設けられる階調電圧選択回路31の一例を示す図である。

【図14】図11に示す内部電源回路13内の階調基準電圧生成回路14の一例を示す図である。

【図15】図11に示すドレインドライバ11の階調電 圧生成回路21の一例を示す図である。


【図16】図14に示す階調基準電圧と、液晶層 (CLC) の透過率との関係を示す図である。

*【符号の説明】

ITO…画素電極、COM…対向電極(コモン電極)、CLC…液晶層、Dn…ドレイン線(あるいは映像信号線)、Gn…ゲート線(あるいは走査信号線)、TFT…薄膜トランジスタ、Cadd…保持容量、Cn…容量線、TFT-LCD…TFT液晶表示パネル、S00~S64,Sa~se…スイッチ回路、V0~V8…階調基準電圧、1,21…階調電圧生成回路、2…第1のスイッチング手段、3…第2のスイッチング手段、4…中間階調電圧生成手段、6…分圧用抵抗群、10…表示制御装置、11…ドレインドライバ、12…ゲートドライバ、13…内部電源回路、14…階調基準電圧生成回路、22,33…制御回路、23…シフトレジスタ、24…入力レジスタ、25…ストレージレジスタ、26…レベルシフタ、27…出力回路、28…電圧バス、31…階調電圧選択回路、32…ブッハァアンプ。

【図1】

•---




【図3】


図 3


出力	オンとなる	オンとなる	出力	オンとなる	オンとなる
時間	第1のスイ	第2のスイ	階調	第1のスイ	第2のスイ
電圧	ッチング手	ッチング手	1L E	ッチング手	ッチング手
	及のスイッ	段のスイッ		酸のスイッ	段のスイッ
	チ四路	チ回路		チ回路	チ回路
VOO	S00, S04	S a	V 3 2	S 2 B, S 3 2	Sa
V 0 1	S00, S04	Sb	V 3 3	932, S36	Sb
V 0 2	S00, S04	Sc	V34	S 3 2, S 3 6	Sc
V 0 S	S00, S04	Sd	V 3 5	882, 836	Sd
V 0 4	500, 504	S e	V 9 6	882, 838	Se
V 0 6	S04, S08	Sd	V 3 7	\$36, S40	Sd
V 0 6	S04, S08	Sc .	V38	836, \$40	Sc
V 0 7	S04, S08	Sb	V 3 9	S36, 340	Sb
V 0 8	S04, S08	S a	V 4 0	\$36, \$40	Sa
V 0 9	508, 512	Sb	V 4 1	840, 844	St
V 1 0	SOB, S12	Sc	V 4 2	S 4 0, S 4 4	Sc
V 1 1	508, 512	Sd	V43	540, S44	Sd
V 1 2	508, 512	Se	V 4 4	S40, S44	S e
V 1 3	312, S16	S d	V 4 5	S44, S48	Sd
V 1 4	512, 516	Sc	V46	\$44, 548	Se
V 1 5	\$12, S16	Sb	V47	544, 548	Sb
V 1 8	S12, S16	S a	V48	S44, S48	Sa
V 1 7	S16, S20	Sb	V 4 9	848, 852	SI
V 1 8	S16, S20	Sc	V 5 0	\$48, \$52	Sc
V 1 9	S16, 520	Sd	V 6 1	\$48, \$62	Sd
V 2 0	S16, S20	Se	V 5 2	548, 552	Se
V 2 1	520, 524	Sd	V 5 3	S52, S56	Sd
V 2 2	S 2 0, S 2 4	Sc	V 5 4	552, 558	Sc
V 2 3	\$20, \$24	Sb	V55	852, 856	Sb
V 2 4	820, 824	Sa	V 5 6	352, S56	Sa
V 2 5	524, 528	Sb	V 5 7	356, 360	Sb
V 2 6	S 2 4, S 2 B	Sc	V58	\$56, \$60	Sε
V 2 7	S24, S28	Sd	V69	S 5 6, S 6 0	Sd
V 2 8	S 2 4, S 2 8	Se	V60	556, 560	S.
V 2 9	S 2 B, S 3 2	Sd	V61	360, S64	Sd
V 3 O	S 2 8, S 3 2	Sc	V 6 2	S 60, S 64	Sc
V 3 1	S 2 B, S 8 2	Sb	V 6 3	S60, S64	Sb
	l		V64	S60, S64	Se


【図2】





【図4】











フロントページの続き

(72)発明者 尾手 幸秀

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内